Arquitectura de Hardware

Segundo Corte

Temario:

- Correccion Parcial
- Presentación Arquitectura del Procesador
- Prezi Arquitectura del Procesador
- Flag Registros de Bandera
- Tarea Registro de Bandera
- Tabla de Asignación de Interrupciones IRQ
- Interrupción de Hardware
- Interrupciones del Sistema Operativo
- Jerarquía de la Memoria
- Codigos POST de la BIOS
- Mapeado de la Memoria Principal

No hay comentarios:

Publicar un comentario

Entrada más reciente Entrada antigua Inicio
Suscribirse a: Enviar comentarios (Atom)

Vistas de página en total

Páginas

  • Inicio
  • Primer Corte
  • - Univac I
  • - Eniac
  • - Analogico vs. Digital
  • - El ábaco
  • - La Pascalina
  • - Charles Babbage
  • - Flip Flop
  • - Unidades de Almacenamiento
  • - Taller Conversión de Bases
  • - Sistema Matemático de la Memoria
  • - Memory Address Register (MAR)
  • - Memory Data Register (MDR)
  • - Link Desarrollo Histórico del Procesador
  • - Desarrollo Histórico del Procesador
  • - Corrección Parcial
  • Segundo Corte
  • - Presentación Arquitectura del Procesador
  • - Prezi Arquitectura del Procesador
  • - Flag Registros de Bandera
  • - Tarea Registro de Bandera
  • - Tabla de Asignación de Interrupciones IRQ
  • - Interrupción de Hardware
  • - Interrupciones del Sistema Operativo
  • - Jerarquía de la Memoria
  • - Mapeado de la Memoria Principal
  • - Codigos POST de la BIOS
  • Tercer Corte
  • - Infografia Disco Duro
  • - Infografia Placa Base
  • - Infografia Componentes Internos
  • - Video DOSBox y Emsamble con Debug
Tema Picture Window. Con la tecnología de Blogger.